Alternative Usart Pin beim Atmega8A

    This site uses cookies. By continuing to browse this site, you are agreeing to our Cookie Policy.

    • Ich denke, das ist ein Fehler. Das wäre miso und mosi, was man verwenden 'könnte' und dann somit SPI lahmlegen würde. Das wäre doch Quatsch.
      Raum für Notizen

      -----------------------------------------------------------------------------------------------------

      -----------------------------------------------------------------------------------------------------
    • tschoeatsch wrote:

      Das wäre doch Quatsch
      Nicht unbedingt.
      Es gibt viele Anwendungen, bei denen die SPI nur zum Flashen der Firmware benötigt wird. Die Pins liegen danach oft brach. Von daher macht es Sinn, denn dann hätte man z.B. einen vollen Port D zur Verfügung, wenn man das bräuchte.

      Aber wo die Pins umgeschaltet werden sollen weiß ich auch nicht.
      Das UART-Blockschaltbild macht keine Andeutungen.
      Auch die Beschreibung der Pins D0, D1 bzw. an B3 oder B4 wird nichts beschrieben.
      Auch die Register-Beschreibung des UARTs UCSRA bis UCSRC bingt keinen Hinweis.

      Vielleicht ist es wirklich falsch im Datenblatt plaziert (copy paste Fehler).
      Kaum macht man es richtig - und schon geht's!
    • Ich habe in einer deutschen Übersetzung der PDF-Datei www-user.tu-chemnitz.de/~heha/viewchm.php/hs/ATmegaX8.chm/ folgendes gefunden:

      Der universelle serielle Datensender/-empfänger (USART) kann in einen SPI-kompatiblen Master-Betriebsmodus versetzt werden. Werden beide UMSELn1:0-Bits gesetzt, wird die USART-interne MSPIM-Logik aktiviert. In dieser Betriebsart übernimmt die SPI-Master-Steuerlogik die Kontrolle über die USART-Ressourcen. Die Ressourcen umfassen die Sende- und Empfangsschieberegister und -Puffer sowie den Baudraten-Generator. Der Paritätsgenerator und -prüfer, die Daten- und Taktwiederherstellungslogik sowie die RX- und TX-Steuerlogik sind abgeschaltet. Die USART-eigene RX- und TX-Steuerlogik wird durch eine gemeinsame SPI-Transfersteuerlogik ersetzt. Andererseits ist die Pin-Steuerlogik und Interrupterzeugungslogik identisch in beiden Betriebsmodi. Die Lage der I/O-Register ist die gleich in beiden Betriebsmodi, aber ein Teil der Funktionalität der Steuerregister ändert sich bei Nutzung des MSPIM.

      Vielleicht hilft es ja weiter...
      Versuch macht klug !

      The post was edited 1 time, last by Cable ().

    • Pluto25 wrote:

      tschoeatsch wrote:

      da ist von dem nicht die Rede
      Aber da:Zwischenablage.jpg
      Die Tabelle passt ja garnicht zum chip. Da werden ja nur 14 pins beschrieben und die pin-Nummern passen nicht zur Funktion. Ich würde jetzt diese Seite vom DB weg schmeißen oder durchxsen, äh, durchicksen, halt durchstreichen.
      Raum für Notizen

      -----------------------------------------------------------------------------------------------------

      -----------------------------------------------------------------------------------------------------
    • tschoeatsch wrote:

      Die Tabelle passt ja garnicht zum chip
      Die Spi Pins stimmten da habe ich nicht weiter nach Fehlern gesucht. Aber der Rest ist vermutlich von einem ganz anderen Chip (PCINTs hat er ja leider auch nicht.) Aber wie ich Cable verstehe, scheint es doch zu funktionieren indem der Spi als Usart arbeitet. Oder wird der Usart Spi Tauglich?
      Das werd ich mir bei nächster Gelegenheit mal näher betrachten. Wäre vermutlich besser als eine Softwarelösung. Zumal die wieder Port D "schreddern" müsste weil dort die einzigen Ints sind.