Hallo Forum,

ich verwende das XPlain-Board mit dem ATxMega 128A1 und möchte per SPI mit einem anderen µC kommunizieren.


Das Senden des Datenbyte &HAA (vgl. Zeile 11 ff) funktioniert.
Das Auslesen des Datenbytes (vgl. Zeile 18 ff) funktioniert nicht.
Nach dem Senden des Adressbytes wird kein weiterer Takt vom µC an SCK erzeugt, so dass das zu lesende Datenbyte nicht ausgegeben wird und das Programm in der Do:LOOP hängt.
Lege ich nach dem Senden des Adressbytes manuell einen Takt an SCK an, wird an MISO das zu lesende Byte richtig ausgegeben (mit Oszilloskop geprüft).

Wie lautet die Richtige Syntax in Bascom für das Auslesen via SPI ?

Vielen Dank, Dani

Hallo Michael,

"Spif_status" ist das SPI Statusregister des xMega.

Ich versuche mein Anliegen nochmal anders zu schildern:

Ich möchte ein Datenbyte per SPI von einem externen µC abrufen.

Dazu sendet der Master per SPI ein Datenbyte an den externen µC welches festlegt welches Byte abgerufen werden soll (vl. Zeile 20 ff).
Danach muss der Master weiter ein Clocksignal an den externen µC senden, damit dieser das Datenbyte an der MISO Leitung ausgeben kann.
Wenn das Byte empfangen wurde sollte dieses im Register "spif_data" des xMega stehen und der xMega das Bit IF setzen.

Das Problem:
Nach dem Senden des Adressbytes sendet der xMega kein Clocksignal mehr so dass der externe µC auch kein Byte ausgeben kann.

Bei den AtMega konnte mit "SPIIN var,1" z.B. ein Byte gelesen werden.
Ich suche jetzt den passenden Befehl bzw. Syntax für den xMega.

@ Michael

Ich bin momentan bei 1600 Zeilen Code, alles zu posten wäre sicher zu viel.
Deshalb hatte ich nur den SPI Teil gepostet.

Eine Verständnissfrage zu SPI beim xMega.
Wenn ich das Datenblatt richtig interpretiere gibt es für SPI nur einen Interruptvector und die 4 Register CTRL, INTCTRL, STATUS, DATA.
Mit CTRL wird SPI konfiguriert und initialisiert.
Mit INTCTRL wird der Level des IRQ festgelegt.
In STATUS wird BIT 7 gesetzt wenn alle Bits aus dem DATA register per SPI ausgegeben bzw. empfangen wurden. In diesem Fall wird auch der IQR ausgelöst.

Wenn ich jetzt per "SPIF_DATA = var" ein Byte in das Register DATA schreibe, steuert der xMega die CS, SCK und MOSI PINs an und shiftet das Byte per SPI an den externen µC.
Dementsprechend war ich der Meinung, das mit "var = SPIF_DATA" der xMega solange ein SCK sendet bis der externe µC per MISO alle 8 Bit in das DATA Register geschoben hat.
Aber genau das funktioniert nicht. Der xMega sendet kein SCK. Wenn ich manuell ein Clocksignal an SCK lege schiftet der externe µC die 8 Bits an den xMega.

Deshalb meine Frage: ist, unabhängig vom Programmcode, diese Überlegung prinzipiell richtig?

@ SIX1

Dankeschön, genau das habe ich gesucht.
Print # und Input # wäre heute mein nächster Versuch gewesen.

Ich möchte aber auch verstehen was da genau im Hintergrund passiert.

Microchip beschreibt das SPI im xMega wie folgt:

Microchip wrote:

General Operation

The master always initiates transmission. The slave simply has to wait for its SS line to be asserted and the SCLK to appear, or prompt the master using other I/O. To initiate transmission, the SS line for the respective slave device must be driven low and a data byte must be placed in the master's DATA register. As soon as a byte is written to the DATA register, the SCLK will start and data will simultaneously start shifting out on the MOSI line and in on the MISO line. Xmega devices use a single DATA register for transmit and receive. Data gets shifted in/out one bit at a time until all 8-bits have been shifted. Once all 8-bits have been shifted, the SPI Interrupt Flag (IF) will be set. The user must make sure this flag is set before reading data from the buffer, or writing new data to the buffer. This flag can be used to trigger an interrupt, or the flag can be used in a polling method to halt program execution until transmission is complete.

Ich verstehe das so:

Damit der Slave ein Byte auf der MISO-Line "senden" kann muss der Master zwangsläufig irgend ein Byte an den slave senden.
Dieser shiftet dann "sein" Byte gleichzeitig in das DATA Register. Anschließend kann das Byte das vom Slave "gesendet" wurde aus dem DATA Register augelesen werden.
Wichtig ist dann nur, dass das "irgend ein Byte" keine Funktion im Slave hat ...

Wie wird das mit dem "input#" Befehl umgesetzt?
Wird in diesem Fall auch ein Byte an den externen µC gesendet?

@tschoeatsch

Dankeschön, hatte ich aber schon gelesen.
Ich dachte nur das es sich ausschließlich auf den ATMega und nicht die xMega bezieht. Dieser unterstützt ja fullduplex SPI.

mcselec wrote:

That means that the master has to send data to the slave to read data from the slave.

Das bestätigt meine Vermutung.
Bleibt die Frage welches Byte sendet der Master bei "input #" an den Slave um diesen zur Herausgabe von seinem Datenbyte zu bewegen.
Ich werde das heute mit dem Logicanalyzer prüfen ...

Mit "SPIIN var, 5" konnte man ja festlegen das z.B. 5 Byte gelesen werden.
Das dürfte dann mit "INPUT #" nicht mehr funktionieren?

Dankeschön an alle die etwas dazu geschrieben haben.

Trotz durchlesen der Datenblätter und Posts sieht man manchmal den Wald vor lauter Bäumen nicht ...

Ich habe es jetzt wie folgt gelöst:
Input # "sendet" auch ein &H00 an den slave ...